Martin Keizer, Fluke Industrial B.V., P.O. Box 680, 7600 AR Almelo, The Netherlands

在实验室中，高频率信号是相当难捕捉的，但是，对于便携式现场示波器的额外限制因素使用这种示波器以1GS/s或者更高的速率在现场捕捉信号几乎无法实现。特别是这种频率的信号对于电池的性能提出了额外的（常常是不可接受的）要求。

以每通道2.5GS/s的速率采集波形本身，对于手持式示波器来说就是一个重大的工程成就。使用可充电电池，进行这种采集工作达4小时则是一个更大的成就。如此低的功耗要求无法使用CCD器件，并需要使用诸如：分裂（splitting）和多路复用等技术。这两种技术都已经用在了一种新型的200MHz电池供电的示波器上，并同时在两个通道上提供2.5GS/s的采样速率。

福禄克公司的新型手持式示波器—190系列示波表（图1）具有很多甚至通常在高挡台式示波器上都找不到的特点。首先，它具有独立隔离的浮动的1000V输入端，以便测试高频和高压的系统，例如马达驱动器及不间断电源等。它具有自动（“Connect—and—View(r)"一即触即测）和手动触发能力，能够稳定地显示甚至不能使大多数其它示波器触发的那些信号。并且能够对于“脉冲宽度宽于”或“窄于”某一数值以及脉冲宽度的变化值等情况进行条件搜索。其大容量的采样存储器（每路输入为27500个点）可以进行长时间、高分辩率的记录并自动地捕捉最后100个波形，易于观测间断性的故障。甚至在满采样速率之下，这种抗震的示波器也可以工作4个小时，而无须给电池充电。

以2.5GS/s采样 在直到50MHz的频率时，模拟数字变换器和存储器的功率耗损都是比较低的，但是，在此频率以上，其能量的消耗却与频率成正比。在这种速度之下进行电池操作通常是相当不实际的，但是，对于重复性的信号来说，等效时间采样的方法可以是一种解决的办法。这时，可以使用多个信号周期来构成一个完整的波形显示。然而，用快速单冲捕捉的方法观测间歇性的信号时，您就确定需要实时采样了。 高频率/低功耗采样技术的关键是把信号贮存在模拟存储器中，然后再以比较低的速率将存储的内容调出来。这种“时间变换”技术可以使用速度蛟低的低功耗ADC，在速率为2.5GS/s的采集情况下，只需要以20MHz的速率来进行A/D变换。

图1：福禄克公司电池供电
的手持式199示波表

这项技术已经在由福禄克公司和力科（LeCroy）公司联合开发的一块新型的混合模拟/数字ASIC电路中实现。

信号的多路复用也增加了功率的效率（图2）。输入信号馈送给一个1—到—3路的分裂器（splitter），而分裂器的每一个输出又馈送给一个1—到—9路的采样器（放在尽可能靠近输入端的地方以便把高频分量减到最小）。这些采样器以833MHz的速率（周期为1.2ns）工作，并且它们之间按一定的相位关系相移：通过120°的相位定相，就得到了最终的2.5GS/s(0.4ns)的采样速率。采样器的输出则又馈送给一个1—到—8路的多路解调器。

图2：多路复用信号降低功率耗损

另一种替代的方法—CCD—是功率比较高的器件，因为移位采样FIFO式的通过型存储器在每一小时种周期里对每一个采样进行一次移动。而相反，上述的ASIC集成电路对所有存储器单元分别进行寻址。1—到—8路多路解调器可以驱动216行存储器，其每一行都可以贮存8个单个的采样值。这样，每个通道可能寻址总共1728个模拟采样点（3х9х8х8）。多路复用以后，就把2.5GHz(0.4ns)、833.33MHz(1.2ns)、92.59MHz(10.8ns)、 11.57MHz(86.4ns) 和1.45MHz(691ns)的数据流放到存储器中去。

当读存储器时，这个步骤反了过来，在输出端最大为20MHz的数据流需要比较低的多路复用频率（比率为125）。

准确地再产生原来的信号

模拟存储器是由很小的片上电容器构成的。由于有这些存储的电荷，所以在重新使用之前，每个存储器单元都必须完全清除。ASIC的设计避免了从存储单元向其它的单元或者向环境的泄漏现象。所以不会发生可以察觉到的串扰。然而，存储器单元尺寸和信号通路的变化可能会影响每个存储器单元的特性，所以对它们都进行动态的调节，以消除增益误差和偏置误差。

将驱动器的时钟锁在固定的频率（833MHz到1.45MHz）保证了水平稳定性，并且能够容易得多地确保准确而稳定地控制频率。这样，采样点之间的时间间隔就非常精密，并且，对于所有的时基设置值来说，幅度响应也是类似的。采用这种方法，使得采集一触发测量分辩度仅为80ps，并且其结果使我们获得了稳定而不抖动的波形显示。

各种采样速率是通过抽选采样（decimating sample）的方法来获得的（图3），最大长度为1728的采样点采用按特定的图形来填充一个27个地址单元的存储器块来实现。在最高2.5GS/s的采样速率时，每个存储器单元地址连续地使用。在较低的采样速率时，则每一个时钟周期并不都引起写存储器的操作。例如，在抽选因数（decimation factor）为5的情况下，在第一轮时写入存储器地址1、2、3、4和5；在第二轮时写入地址6、7、┅等等。在抽选因数为100的情况下，在第一轮时，写入存储器地址1；在第四轮时写入存储器地址2等等。所以，三个采样器是基本的要求，这样就能够产生所有需要的抽选因数而不必减少存储器的长度。例如，在使用两个采样器时，当抽选因数为2时，将只能使用所有采样存储器单元地址的一半。

图3：抽选技术灵活地产生各种采样速率

class=p>该ASIC有两个时间变换电路，这就意味着可以同时以达到最大采样速率的速度，在A和B两个通道捕捉模拟数据。图4表示出在两个实时采样点处的光标。0.4ns的周期相应于2.5GHz的数据流。


在单个的ASIC中把模拟电路和数字电路组合在一起，还能把环境的串扰降低到最小，并导致重新产生平滑的信号。这样一个2.5G/s双通道采集芯片满足了高级的200MHz双通道示波器的主要要求。并且，其1.5W的功耗完全可以由可充电电池的方法来提供。

图4：显示连续实时采样波形上的光标的屏幕图象